집적기술의 한판 승부, SMT/PCB
전자기기의 소형화에 따른 제조 기술의 변화
소형화 기술 선택은 비즈니스의 중요한 변수
발표: 오상민 이사 / 노키아
이동통신 단말기의 소형화가 중요한 이유는 고객의 요구에 의해서 작고 가벼운, 그리고 싸고 많은 기능을 내장한 제품들을 만드는데 있다. TV, 카메라, 내비게이션, MP3, FM 라디오 등 많은 기능들이 내장되고 있다. 실제로 카메라를 사용한 제품들이 모바일 비즈니스를 상당히 성장시켜 놓았다.
문제는 필요한 기술들은 많아지는데, 그 기술들을 모두 내장하려면 제품이 커질 수밖에 없다는 점이다. 그러나 크기가 커지게 되면 모바일 디바이스라 불리기에 문제가 생긴다. 그렇기 때문에 소형화되는 것은 필수적이다. 소형화라고 무조건 작다고 되는 것이 아니라 기능과 퀄리티, 신뢰성을 모두 충족시킬 수 있어야 한다. 인터페이스도 상당히 중요한데 터치스크린, 옵티컬 마우스 등이 모바일 디바이스에 이미 적용되고 있다. 이런 부품과 기술들은 향후 모바일 제품과 제조 공정에 상당한 영향을 미칠 것이다. 또 이러한 소형제품들은 여러 기능들이 하나로 융복합 될 것이다. 나노물질이 커버와 UI 제품에 사용될 것이고, 금속과 플라스틱이 여러 가지 형태로 서로 융합될 것이다. 또 다양한 형태의 본딩 기술들이 현존하는 전통적인 방법을 대체할 것이다. 3D 패키징의 사용빈도가 높아지고 플렉시블과 프린터블의 사용빈도가 높아질 것이다. 이런 형태의 기술들은 대부분 간단하게 조립될 수 있는 모듈 형태가 될 것이다. 최근에 광기술을 도입한 제품들이 나타나고 있다. 시장의 많은 기술들을 어떻게 선택할 것인가는 비즈니스를 성공시키는 중요한 숙제가 될 것이다.
패키징은 모듈 형태가 될 것
노키아의 e3 소형화 기술이라는 것은 eDC와 eAC 그리고 e-Flex를 말하는데, 이 기술들을 이용하면 SMT 장비투자 비용이 줄고 부품 사용량이 줄어들어 결과적으로 비용이 줄어든다. 그러나 일반부품과 비교해 가격이 비싸고 디자인 체인지 시간이 더 걸릴 수 있어 시장 타이밍을 맞추기 어려울 수 있다. 그리고 사이즈가 제한적일 수 있다.
PoP(Package-on-Package)는 관심이 많은 기술이지만 아직 불량률이 높다. 어떤 부분에 문제가 생겼는지 발견하기가 어려운 부분이 있어 가격도 높다. SiP, SoC, SoP 기술들은 크게 발전되고 있지만 더욱 많은 적용이 되려면 부품 레벨, 모듈 레벨, 프론트 레벨의 테스트가 중요한 숙제로 남아 있다. 어떻게 테스트할 것인가도 제조공정에서 생각해야 할 중요한 숙제이다. 또한 기존의 제품에 비해 신뢰성이 보장되는지 생각해야 한다. 또한 분석이 중요한데 시스템 모듈의 문제를 알아야 해결하기 때문이다.
3D 패키징 기술에는 WL-CSP, FC-CSP, 2D시스템, 3D시스템, PoP, 폴리머 블록, 칩 온 칩, 박형칩 통합, MEMS를 통한 SIP, MCM 등이 있다. 이러한 기술 중 가장 먼저 상용화 된다고 생각되는 것은 BDA(Bare Die Attachment)이다. 현재까지의 기술로는 문제가 있지만 앞으로 많은 솔루션이 나올 것이라고 예상된다. BDA 기술이 적용되면 칩 사이즈는 계속 작아질 것이다. 또한 나노기술이 제조공정에서 보다 좋은 특성과 신뢰성을 제공해 줄 것이라 생각한다.
0201 & 01005 타입의 커패시터, 레지스터 소형화는 SMT의 꽃이며 마지막이라고 할 수 있다. 하지만 해결해야할 문제가 있다. 리플로우에서의 밸런스와 장비개선이 문제인데 PCB 디자인 룰이나 가이드라인도 변화가 있어야 한다.
다양한 PCB 기술
이제 소형화 추세에 가장 부합해 개발되고 있는 독립적인 기술인 프린터블 일렉트로닉스와 리지드 플렉스 기판에 대해 알아보자.
리지드 플렉스란 리지드 엔진보드에 주변기기를 담당하는 모듈들이 플렉시블 형태로 결합되어 있는 것을 말하며, 리지드 엔진보드 자체가 플렉스에 의해 여러 기능들이 분리되어 있는 형태라고 말할 수 있다. 프린터블 일렉트로닉스는 많은 장점을 가지고 있다. 낮은 가격으로 제공할 수 있고, 작은 사이즈가 장점이다. 공간을 자유롭게 활용할 수 있고, 기존의 제품들이 보여주지 못한 다양한 컨셉들이 가능하다. 현재 상황에서 부품레벨, 모듈레벨의 제품이 상용화 될 것이며 모바일 디바이스 형태의 완전한 플렉시블 제품이 이런 것들을 통해 가능하다고 생각한다. 어떤 기술이 상용화 될 것인가에 대해서는 관심을 가지고 있지만 선뜻 선정하기엔 아직 이르다.
실제로 노키아에서 컨셉폰으로 제작한 손에 착용하는 제품이 있는데 이러한 제품에는 와이어리스 기술이 적용될 것이다. 적용하기 위한 많은 준비가 필요한데 관련 제품들은 ESD에 민감한 제품일 수 있고 얼마나 오랫동안 휨 없이 사용할 수 있으냐, 또 초기의 접착성을 얼마나 오랫동안 유지할 수 있는지가 제품의 경쟁력이 될 것이다.
ACF(Anisotropic Conductive Film) 기술은 디스플레이, 카메라 모듈 쪽에 많이 사용되고 있다. 큰 장점은 가격과 소형화 측면, 신뢰성 면에서 ACF가 앞서가고 있다는 것이다. 슬림화, 소형화, 고신뢰성을 가진 제품들을 개발하고 있고 두께가 0.8mm 정도의 형태들이 나오고 있다. 모바일 디바이스에 ACF의 사용량이 지속적으로 증가할 것이며 관련된 제조공정 기술이 빠른 속도로 개발되고 있다. 에폭시 베이스 경우 가격도 낮고 사이클 타임이 15초 나오는데 아크릴 베이스를 쓰면 6~7초로 어셈블리가 가능하다. 재료적인 측면에서는 울트라 소닉이나 레이저를 이용한 ACF 어셈블리도 효과적일 것이라고 생각하고 있다. 부품가격은 싼 편이나 클린룸을 사용해야 하는 등 공정과정이 비싸다. 앞으로 관련 공정기술이 개선되어야 한다.
소형부품화가 소형 제조장비 이끌어
이렇게 작아진 부품은 라인에서의 적용에 있어서 조립공정에 많은 영향을 미칠 것이다. 첨단 기술이 필요하게 될 것이며 제조장비 역시 작게 만들어야 한다. 제품들이 작아지기 때문에 제조장비가 작아진다고 하는 것만은 아니다. 친환경적인 정책차원에서도 작아진 장비는 전력소비가 줄어드는 효과가 있다. 앞으로 늘어나는 생산량을 위해서 새로운 공장을 지어야하는데 이런 기술들이 적용되면 새로 공장을 짓지 않아도 동일 환경에서 많은 제품을 생산할 수 있다. 다품종 소량생산도 효과적인 방식이다. 아주 빠른 시간의 변화를 주기 위해서 모듈러 타입을 갖게 될 것인데 국제적인 표준화가 필요한 상황이라 각각의 국가 정책을 모아 하나의 표준을 만들려고 노력하고 있다.
지금껏 소개한 여러 가지 기술들 외에도 많은 기술들이 요구 되고 있다. 개발될 새로운 제품들은 획기적인 제조 기술을 요구할 것이며 소형화에 대한 요구는 끝이 없어 이를 만족하기 위한 다양한 제조 기술들이 개발되어야 하고 가능할 것이다. 어떤 소형화 기술을 선택할 것인가는 비즈니스의 중요한 변수이며 여러 산업들의 경계가 불투명해지면서 기술적 합종연횡이 필요하게 될 것이다.
최근 무연 솔더 조성의 연구동향 리뷰
Sn-Ag 페이스트 대체하는 저가격 무연솔더 개발해야
발표: 이종현 박사 / 한국생산기술연구원
솔더(Solder)가 가져야할 가장 중요한 특성은 솔더빌리티(Solderability)다. 기계적 특성을 강요하다 보면 솔더빌리티가 떨어지는데 우선적으로 솔더빌리티 확보가 가장 중요하다. 기계적 특성으로는 금속접합구조이기 때문에 미세구조에 따라 접합부의 신뢰성이 좌우되며 모바일 제품이 강화되면서 드롭 테스트가 최근에 많이 실행되고 있다. 솔더 재료로 Ag(3.0)가 들어가는데 최근 실버 가격이 올라 가격 맞추기가 힘든 상황이다. 재료 자체도 전세계적으로 Ag 함량을 감소시키는 연구가 진행되고 있다. 또한, 가격 경쟁력을 가져야 하며 변색도 등의 특성들도 지녀야 한다.
전세계적으로 Ag 함량 감소시키는 연구 진행
SnAgCu와 SnPb의 비교에 있어서 속도를 아주 빠르게 솔더볼을 씌웠을 때 두 솔더 모두 문제점을 드러낸다. SnAgCu가 실제적으로 강도만 향상된 솔더 조성 특성을 보이기 때문에 조성의 딱딱한 형태가 신뢰성에서 문제가 있는 특성으로 나타나고 있다. 하이 사이클(High cycle) 테스트에서는 SnAgCu가 더 낫지만, 로우 사이클(Low cycle) 테스트에서는 SnPb가 낫다. 결국 스트레인 레이트(Strain rate)가 가장 중요한 변수가 된다. 즉 스트레인의 크기에 따라 솔더 종류별로 순서를 매기면 순서가 달라진다는 것인데 실제로 하나의 솔더를 가지고 서멀 사이클링 특성과 드랍 특성을 모두 만족 시킬 수가 없다는 것을 알 수 있다. 경우에 따라 현장에 적용되기 좋은 조성은 두 가지 특성을 모두 중간 값이라도 맞추는 솔더가 좋을 수 있다.
현재 많이 사용되는 구성은 Sn-Ag-Cu-x계와 Sn-Zn-x계, Sn-Bi(-x)계가 있다. SnAgCu의 연구가 가장 많다. Sn-Zn는 거의 웨팅(Wetting)이 안된다고 보면 되는데 할로겐을 많이 넣거나 Bi를 넣는데 SnAgCu 수준은 되지 않는다. Bi를 넣게 되면 강도가 높아지지만 신뢰성이 높지 않고 충격에 약하다. Zn에 Bi를 넣은 재료를 Cu에 본딩 해보니 계면에 보이드가 많이 형성되어 SnPb 보다 강도가 높은 재료임에도 불구하고 접합강도가 떨어진다. Cu에서 접합강도가 나오지 않는다.
Bi 외에 웨팅을 향상시키기 위해 다른 원소를 넣어야 하는데 Ag를 고려할 수가 있다. Ag는 1%이하로 넣어줄 수 있고, Ga은 솔더에 넣는다는 것이 이해되지 않을 수도 있지만 괜찮은 결과가 나왔다. Ga을 넣을수록 융점이 떨어지고 웨팅이 좋아진다. Ga을 2% 이내로 넣을 수 있다. In도 융점이 떨어졌다. Zn계 솔더가 가격적인 메리트가 중요해 0.몇% 정도 넣을 수 있겠다.
Sn-Zn-Al 조성은 실제로 실험되었다. 대기 중에서 60ppm 알루미늄을 첨가함으로써 웨팅이 개선된다. 질소를 쓰면 좀 더 좋아진다. Al을 SnAgCu에 넣어보니 메탈이 나빠지는 결과가 나타났다. 들어간 알루미늄들이 계면의 결합력을 높여주면서 인장강도가 늘어난다. 보이드가 작게 만들어져 질긴 모습을 보여주는데 알루미늄이 안에 있는 산소들을 잘 흡수해 솔더 자체의 물성이 개선된 점이다. 후지쯔에서 이 조성을 가지고 실제 PCB 제품을 제조했는데 융점이 많이 떨어지고 실제로 215℃까지 리플로우가 가능하다. Zn를 쓰기 때문에 어쩔 수 없이 대기의 산소 함량을 크게 낮춰 솔더링을 해야 하고 할로겐 함량도 많이 늘러난 플럭스를 써야 한다는 단점이 있다. 그럼에도 불구하고 이 솔더가 가격적으로 많이 저렴한데 전파되지 않는 것은 실제적인 수율이 기존 솔더에 미치지 못하기 때문이다.
Sn-Bi계는 현재 특별하게 쓰는 용도는 없고 기존의 SnAgCu와 함께 저온에서 실장 할 수 있는 용도로 일부 연구가 되고 있다.
SnAgCu에서 Ag 같은 경우 메탈리티를 높이거나 융점을 낮추는 기본적인 기능을 하지만 3% 이상은 실제적으로 현장에서 잘 쓰이지 않고 있다. 실질적으로 Cu를 많이 넣는 것은 큰 장점은 없으며 0.7wt.% 이하로 관리를 해야 한다. Cu의 양을 고정한 상태에서 Ag의 함량이 적을수록 T0 값이 커져 웨팅 되는데 시간이 많이 걸린다. 실제 융점보다 더 낮은 온도에서 응고가 일어나는 언더쿨링을 해보니 할 때마다 다르게 나와 확률적이지만 Ag양이 적어질수록 언더쿨링 정도가 커진다고 할 수 있다. Ag 함량에 따라 에이징을 했을 때 계면반응을 보니 Ag 함량이 많아질수록 점점 두꺼워져 나쁜 경향이 관찰된다. 온도 사이클링 테스트(thermal cycling test)를 해보니 Ag 함량이 많을수록 대체적으로 수명이 다소 개선된다. 반면에 드롭테스트(밴드테스트)는 Ag 함량이 적을수록 제어계수가 증가한다. Ag 함량에 따라서 솔더 물성이 많이 달라지지만 두 가지 모두 만족시키는 것은 다른 느낌이다.
노실버 조성의 수요 창출
실버 가격이 폭등하면서 노실버 조성의 수요가 창출되고 있다. 첨가할만한 원소는 Zn, Co, Fe, Ni, Rare earth metal, In이 있다.
최근에 SACX0307이 선보였는데 웨이브 솔더링용으로 판매되고 있고 솔더 페이스트로도 만들어 판매중이나 현재까지 공식적인 결과는 없다. 이 조성의 특징은 Ag를 0.3까지, Cu를 0.7까지 줄이고 Rare earth를 넣고 Bi를 넣었다는 것이다. 실제 SnAgCu와 비슷하게 나온다고는 하는데 웨이브 솔더링은 모르겠으나 솔더 페이스트는 충분한 검증이 있어야 할 것이다.
Sn-1.2Ag-0.5Cu-0.4In 조성의 기계적 특성은 강도가 3.0Ag과 6.0Ag의 중간정도를 가진다. 기존 솔더에 비해 질긴 속성을 가지게 되며 3.0Ag보다 열 사이클은 같거나 조금 더 낫고 충격 신뢰성은 2배 정도 좋게 나왔다. 이 조성은 특허로 등록 되어 있고 인듐이 들어가도 가격은 크게 비싸지 않다. 페이스트로 만들려고 준비 중이다.
망간, 드롭 결과가 좋아
어떤 것이 드롭 결과가 좋은가에 대한 연구를 보면 망간이 들어간 것이 좋게 나왔다. 망간을 넣어보니 기존의 SnAgCu에서도 나오지 않았던 솔더 부분의 파괴도 관찰됐다는 고무적인 결과가 나왔다. 계면에서만 나가는 게 아니라 솔더도 나갈 수 있다는 것이다. Bi 조성과 Ni 조성, 기본조성의 드롭 특성결과는 에이징 온도에 따라 드롭 특성이 줄어들었다. Bi를 넣은 경우 딱딱해져 드롭 특성이 좋지 않고 Ni은 드롭 특성은 좋지만 에이징을 하면 안 좋아진다. 다양한 경우에 따라 각각 좋은 조합이 발표되고 있다.
고온 솔더는 앞으로 필요하다. 자동차 전자부품부터 SnPb를 대체할 수 있어야 하기 때문이다. 대표적으로 Bi에 Ag를 넣어 전기저항을 높여준다. Bi-Ag 같은 경우에는 Ni과의 반응에서는 Ag가 적으면 보이드가 많이 생기고 많으면 잘 떨어지는 문제가 있다.
고온 솔더 조성에 현재 가장 접근한 것이 Bi-Cu-x계(Sb,Sn,Zn)가 고려되고 있다. Ni에 붙이면 별 문제가 없고 Cu는 계면의 신뢰성이 떨어지게 된다. 고온 솔더는 Cu, Ni에 함께 적합특성이 만족되는 조성이 없다.
Sn-Ag 페이스트를 완벽하게 대체할 수 있는 저가격 무연솔더 제품을 개발 연구하고 있고 로우사이클, 하이사이클을 동시 만족하는 솔더 합금 조성 개발이 요구된다. 인장 시험을 통한 평가기술이 필요하고 드롭 특성의 신뢰성을 만족시켜야 한다는 것과 미량 원소들과의 상호간 영향성 분석이 필요하다. 또 P와 Ge를 대신할 내산화 원소도 개발해야 한다. 그리고 고연 무연솔더는 Cu, Ni 모두 적합한 반응 및 신뢰성 특성을 개발하는 것이 필요하다.
RF SoP 기술동향 및 설계 사례
유기물 기반 RF SoP 대세
발표: 김동수 박사 / 전자부품연구원
시스템 온 패키지라는 용어가 나온 지 10년 정도가 됐다. 하나의 시스템을 하나의 패키지 내에 구현하자는 의도인데 원리적으로는 쉽지만 실제 하나의 패키지에 한다는 건 어려운 일이다. 컨셉 면에서는 전체 기판에 구현을 하고 SoC, MCM, SiP 기술들을 접목해 비슷한 내용이기는 하지만 큰 의미의 용어라고 생각하면 된다.
SoC는 궁극적으로 하나의 칩에 시스템이 들어가는 것이 효율적이고 이상적이지만 현실적으로 불가능하고 일부 기능의 수정을 위해 전체 칩을 다 바꿔야 하는 단점이 있다. 또 CMOS에 국한되어 있다. MCM, SiP도 각각의 장점도 있지만 단점이 존재한다. 이런 상황에서 SoP는 여러 문제점들을 전체적으로 아우를 수 있는 큰 개념의 접근 방법이다. SiP는 SoP와 유사한 개념으로 볼 수 있다.
궁극적인 SoC가 구현된다면 초기 투자측면 등에서 여러 가지 문제점이 있을 수 있지만 정착된다면 좋은 솔루션이 될 수 있다. 하지만 그 과정에 SoP가 SoC의 문제점을 해결하면서 향후 SoC로 가는 중간단계 역할을 할 것이다. 결국 궁극적으로 SoC가 된다면 SoP의 역할들을 SoC가 상당부분 흡수할 것이다.
SoP는 SoC로 가는 중간 역할
SoP 기판기술에는 크게 SoP-L, SoP-C, SoP-D의 3가지 큰 분류를 하고 접근하고 있다. 칩 스태킹으로의 접근도 이루어지고 있다. 궁극적으로는 하나의 완벽한 SoP 구현을 위해서 전체기술이 다 접목돼야 하는데 현재는 개별연구가 진행되고 있는 상황이다.
SoP-L은 LCP를 이용한 적출구조라던지 필터 등 패시브들을 구현했다. SoP-C는 50G까지 커버할 수 있다. 세라믹 같은 경우 LCP 기판에 많은 레이어를 구현할 수 있다. 하나의 레이아웃을 얇게 갈 수 있고 SoP-L보다는 고가이다. 세라믹 가격이 높다보니 특수한 경우에 쓰이고 있다. 적용범위가 넓어져 실제 수량이 많아지면 가격적인 면이 다운될 것이다. SoP-D는 사이즈 면에서 큰 장점을 가지고 있다.
세라믹은 유족재료들을 이용해 세라믹에 필요한 부분에 필요한 유전율을 적용시키는 접합 구조를 가능하게 한다. 기판 내부에 필터 등을 사용할 수 있다. 유기(Organic) LC 콤포넌트는 실제 효율적인 측면에서 세라믹과 큰 차이가 없는데 RF 측면에서는 굉장히 중요한 요소가 많아 적용하기 위한 접근이 계속되고 있다. LCP는 플렉시블한 장점이 있고 60G까지 적용가능하다고 하며 세라믹을 대체한다. 또한 RF에서 각광받으며 상당부분 많은 애플리케이션에 쓰일 수 있는 좋은 소재이다.
RF SoP는 기본적인 패시브 콤포넌트들을 외부로 빼내어 기판 내에 넣어 패시브 콤포넌트들을 임베디드한 제품을 말한다. 아직까지 칩에서의 RF 구현은 현장에서 문제가 있다. 칩에서의 접근이 아니고 패키징로서의 접근을 진행하고 있고, 그러한 면에서 RF SoP가 의미가 있다. SoC와 SoP의 관계가 RF SoC, RF SoP의 관계와 같다고 생각할 수 있다.
RF SoP 와이어리스 커뮤니케이션 시스템의 접근에 대해서는 가격적인 장점이 있고 최단거리 사이즈를 작게 갈 수 있다. 실제 필터 등을 개별 디스크립하게 되면 보드를 만드는 사람이 모두 합쳐야 되는데 단순히 통합한다고 특성이 나오는 게 아니라 매칭이 돼야 한다. 업체 입장에서는 SoP가 미리 하나의 모듈, 하나의 패키지 안에 각 콤포넌트간의 매치가 다 되어있어 더욱 선호할 수 밖에 없다.
셀룰러의 경우 1999년부터 사이즈를 줄일 수 있었는데 이는 많은 부품들이 기판 내에 들어갔기 때문이다. WLAN도 마찬가지로 사이즈를 콤팩트하게 갈 수 있다. 매년 기술이 발전될 뿐만 아니라 이러한 접근과 생각들은 실제 오래전부터 접근이 진행됐다.
RF SoP 디자인, 인터커넥션 로스 고려해야
RF SoP를 설계하기 위한 고려사항은 디자인 측면에서는 인터커넥션 로스를 고려해야하는데, 이는 하나의 기판 내에 복잡한 콤포넌트들이 다 들어가야 하기 때문이다. 기판 내부 이외에 탑 면에 칩들이 올라가게 되는데 와이어본딩 등이 설계에 모두 고려되어야 한다. 그런 것들을 포함한 전체의 기판 혹은 패시브 콤포넌트에 대한 설계가 필요하다. 많은 부품을 하나의 모듈, 하나의 패키징으로 설계할 때 고려되어야 할 것이다.
기업에서 진행하고 있는 세라믹 기반 RF SoP에 대해 알아보자. 이는 셀룰러/GPS/USPCS에 들어가는 트라이플렉서인데 실제 안테나에서 수신된 신호를 셀룰러/GPS/USPCS에 나눠주는 것이다. 처음에는 스위치였는데 실제로 셀룰러 하고 PCS를 동시에 수신할 필요가 없었다. 하지만 GPS 수신이 필수가 되면서 동시에 수신할 수 있는 트라이플렉서가 필요하게 되었다. 전체를 묶은 모듈이 필요해 LTC 기판 모듈로 매칭을 잡아주게 되는 것이다. 특성평가는 잘 나오고 있고 사이즈도 줄여가고 있다. 현재 CDMA에서 파워 앰프까지 포함된 제품이 있고 기존 상용제품 이상으로 특성이 잘 나왔다.
최근 이슈는 와이맥스이다. 와이맥스 주파수는 2G, 3G, 5G대가 할당되어 있다. 국내는 2,3G를 쓰고 있다. 와이맥스 단말기를 만든다기보다는 트라이플렉서를 이용해 모두 오퍼레이션되는 제품을 만들어 세계 어디를 가도 사용되는 컨셉으로 만들게 되었다. 물론 스위치를 쓰게 된다. 2G, 3G, 5G 개별 필터는 제대로 특성이 나오고 크기도 콤팩트하다.
다음은 WLAN과 와이맥스를 묶은 쿼드밴드이다. 인터넷 접속을 하다가 실외로 넘어가면 웹이 끊기는데 그렇게 되면 와이맥스 또는 와이브로로 바꾸게 되는 개념으로 진행됐다. 주파수 대역은 다를 수 있으나 기본은 같다. WLAN과 와이맥스 두개를 묶은 스위치 등이 필요하다. RF IC 개발도 필요하며 WLAN과 와이맥스가 쿼드밴드 형태의 모듈로 SoP 될 것이다.
다양한 애플리케이션을 트라이플렉서로 커버
WLAN 모듈에 파워앰프까지 들어가는 제품이 있는데 사실 모듈에 파워앰프가 들어간다는 것이 쉽지 않다. 단순히 파워앰프가 하나의 패시브처럼 인식되는 것이 아니라, 파워앰프까지 묶어야 진정한 RF SoP의 기능이 되기 때문에 접근하고 있다.
강조하고 싶은 점은 단순히 우수한 소자들을 연결한다고 전체 모듈이 나오지 않는 것이다. 전체 모듈이 나오기 위해서 매칭이나 최적화가 필요하며 외부 업체가 아닌 SoP를 설계하는 쪽에서 미리 공급해야 한다. 이러한 현재의 접근방식은 유기 베이스나 세라믹 베이스로 흘러가고 있고, 각 모듈들이 유기물로 대체하고 있다. 가격 면에서 유리하기 때문이다.
RF SoP가 나아갈 방향은 작고 더 성능이 좋고 가격적인 면에서 유리한 제품이 되어야 하며 궁극적인 RF SoC나 혹은 전체 SoC가 형성되기 전에 중간단계의 기술로 반드시 필요하다고 생각한다.
고속 패키지 모듈을 위한 인터커넥터의 전기적 특성
플립 칩 인터커넥터 특성 평가로 고주파 문제 해결
발표: 김종웅 박사 / 성균관대학교
고성능의 패키징 인터커넥터의 요구사항이 높아지고 있기 때문에 일렉트로닉 퍼포먼스를 최적화할 수 있는 측면으로 디자인 가이드가 이루어지고 있다. 그 이유는 요구되는 전송속도가 기하급수적으로 증가하고 있고 따라서 연산량도 크게 증가하고 있는 반면, 소모 전력은 감소하고 있는 추세이므로 고주파 신호를 당연히 쓸 수밖에 없는 주된 이유일 것이다. 와이어리스 커뮤니케이션 시장도 고속 신호전달 특성을 증가시키는 하나의 요인으로 보고 있다.
파나소닉의 자료에 따르면 1㎓ 이하에서는 기존의 와이어본딩으로 충분히 대응 가능하지만 이를 넘어서면 플립 칩 기술이 감당할 수 있다. 현재 와이어 본딩에서 플립 칩 본딩으로 변화되고 있는데, 와이어 자체의 얇은 두께 때문에 발생되는 인덕턴스의 감소, 패키지 크기 감소 등의 이유를 들 수 있다.
1㎓ 이상에서는 플립 칩 기술 대응
플립 칩 패키징의 전기적 특성을 평가하는 것으로 RF 신호를 흘렸을 때 생길 수 있는 패러미터 해석을 말하겠다. 더미 모듈 패키징 인터커넥터의 성능을 평가함에 있어 상용 칩보다는 더미 모듈을 썼을 경우, 원하는 특성을 쉽게 찾을 수 있다는 장점을 가지고 있다. RF 신호를 실제로 흘렸을 때, 고주파 특성을 분석하기 위한 여러 가지 패러미터들이 있는데 전통적 방법은 여러 특성들을 다양한 패키지에 고주파 특성을 비교함에 있어서 잘 쓰일 수 있지만 시뮬레이션이 어렵다는 단점이 있다. 블랙박스 모델에서 RF 신호나 고주파신호를 흘리게 되면 많은 기생성분들이 생기는데 이를 통해 생기는 전압 등을 간단한 행렬 연산을 통해 원하는 값을 추출할 수 있다. 이것을 블랙박스 디스크립션이라 한다. AC나 RF 신호를 흘려줄 때 S-패러미터를 가장 널리 사용하고 있는데 이러한 이유는 AC 신호는 시간에 따른 전류나 전압의 급속한 변화가 있어 어떤 값을 포인트로 잡고 대표값이라 말하기 어렵기 때문에 인풋 시그널과 아웃 시그널의 최대값만 추출해서 그 비를 가지고 얘기할 수 있기 때문이다.
고주파로 갈수록 대역폭은 커질 수 밖에 없는데 커지면 전송속도가 빨라지기 때문에 HDTV 같은 경우에는 기존의 TV 채널들보다 더욱 고화질 고성능 사운드를 구현할 수 있게 된다.
실제로 더미 모듈을 만들어서 신뢰성 평가와 더불어 여러 가지 평가를 했다. 테스트 모듈은 플립 칩 패키지로 제작을 해서 ACF와 NCF 본딩을 해 DC 신호를 흘려주고 고주파 신호를 흘려 가면서 특성평가를 진행했다. ACF는 가장 많이 사용되는 에폭시 매트릭스에 컨덕티브 필름이 있으며 NCF는 컨덕티브 필름이 없는 구조이다. 실제로 플립 칩에 적용했을 때 ACF 경우에는 전기신호가 컨덕티브 파티클의 표면을 따라서 흐르게 되는 구조를 가지고 NCF는 필름 자체에 본딩화된 역할만 하게 된다. ACF는 가장 많이 쓰여 왔는데 접촉되는 면적이 작아서 전기적 특성이 좋지 않다는 단점 때문에 최근에 NCF가 고려되고 있다.
ACF의 경우 플립 칩 본딩 후, 단면을 보니 본딩 포스를 달리 하면 컨덕티브 파티클에 인포메이션되는 정도가 커지고 볼과 헤드 사이에 접촉 면적이 본딩 포스가 증가함에 따라 증가했다. ACF의 경우 명확한 구분은 없지만 미처 접촉되지 않은 부분의 특성이 다소 완화된다. 실제 전기적 특성은 실측치가 필요한데 실측치가 제대로 됐는지 검증하는 차원에서 시뮬레이션을 병행하는 것이 중요하다.
ACF는 모델개선과 실측치가 크게 다르지 않아 신뢰성이 범위 안에 들어와 제대로 측정했다고 생각하며 본딩 포스가 증가함에 따라 기본적으로 저항값이 감소했다. NCF는 10배 이상 더 높은 저항 값을 나타냈다.
신뢰성 테스트로 저항값 예상
열충격 시험에 전기저항 변화를 예측하기 위해 골드범프와 패드 사이의 가장 중요하게 생각되는 간격을 측정해 보았다. 결과를 통해 저항값을 개선하면 본딩 포스에 따라 값의 차이를 예측할 수 있고, 실험적으로 실측치를 보면 증가하는 경향은 보이지만 본딩 포스에 따라 약간의 차이가 나타난다.
실제 실험에서 저항값의 차이를 보면 ACF를 비교했을 때 모델을 통한 개선 결과와 실측치와의 결과가 크게 차이 나지 않아 신뢰할 수 있는 범위 안에 들어왔다고 할 수 있다. 본딩 포스가 증가함에 따라 기본적으로 저항값은 감소하고 ACF, NCF 모두 감소하는 경향을 볼 수 있다. 전기저항 변화를 예측하기 위해서 골드 범프와 헤드 사이의 간격을 측정해 본 결과, 저항값을 개선하면 본딩 포스에 따라 값의 차이를 예측할 수 있었다. 신뢰성 테스트에 따라 저항값이 어느 정도 증가할 것이라는 점이 예상 가능하다. 실험치를 보면 저항값이 증가하는 경향은 동일하지만 본딩 포스에 따라 차이가 나는 것을 알 수 있는데 본딩포스가 많이 증가되는 경우는 증가하다가 더 이상 측정이 안되는 구간이 나타난다. NCF는 전기저항이 증가하지만 증가폭이 작고 ACF에 비해 다소 전기저항 값에 증가요인은 감소했다.
고주파를 쓰면 전송속도가 빨라지는 특성 외에 장점이 많지만 문제점도 많다. 신호선마다 존재하는 특성 임피던스가 매칭이 안되면 리플렉션이 발생하는 등 문제점이 있어 고주파를 쓰기 어려운 점이 있다. 이를 보완하기 위해서 평가방법이라던가 더미 칩을 이용한 테스트 모듈 제작방법이 필요하다. 가장 대표적인 S-파라미터를 이용해 결과를 검증하게 된다. 플립 칩 인터커넥터의 특성을 평가하기엔 심플한 구조가 오히려 더 유리한 측면이 많다.
S-파라미터 통해 임피던스 파라미터 추출
실제로 NCF를 이용해 플립 칩 패키지를 제작한 후에 실측치와 모델링을 통해 S-파라미터를 보니 패턴이 100마이크로 일 때 가장 양호한 수치를 보였다. 와이어 본딩에서 플립 칩 패키징으로 오면서 와이어 자체의 인덕턴스에 의한 영향은 다소 감소하는데, 다이 헤드와 서브스트레이트 패트 간의 간격이 좁아져 커패시턴스가 불리한 측면이 있다. ACF와 NCF를 이용해 신뢰성 평가를 한 후에 비교를 해 보니 500시간 이후에도 차이가 나타나지 않는다.
플립 칩 인터커넥터의 특징을 볼 때, 플립 칩 인터커넥트 뿐만 아니라 서브스트레이트에 형성되어 있는 시그널 라인이나 다이 쪽에 형성되어 있는 시그널 라인의 이펙트도 같이 내포하고 있다는 문제가 있다. 따라서 이런 영향을 배제하고 우리가 원하는 플립 칩 인터커넥터의 특징을 보기 위해서는 디-임베딩 알고리즘이 필요한데 알고리즘을 통해서 원하는 플립 칩 인터커넥터간의 특성을 추출하게 된다.
S-파라미터를 통해 임피던스 파라미터를 추출하고, 그 성분 중에서도 저항값만을 추출해 ACF와 NCF를 다이렉트로 비교한 결과를 보면, 거의 유사한데 NCF의 경우 ACF보다 고주파 쪽으로 조금 더 치우쳐있다. 이유는 ACF 경우에 기생성분들이 훨씬 많이 존재하기 때문인데 범프와 패트 간의 간격 등의 특성이 작용했을 수 있다.
PCB 설계를 통한 설계자 EMC 대책
접지회로의 임피던스를 적게, 전류가 흐르지 않게
발표: 김창균 대표 / 루틴테크놀러지(주)
과학기술의 발전에 따라 각종 전기, 전자 제품의 사용 증가로 인한 불필요한 전자파가 누설되는 현상이 확대되었다. 이로 인해 각종 제품들을 오동작시켜 인명과 재산상의 피해를 유발시킴은 물론, 정보화시대의 신종 공해문제로 부각되어 대부분의 국가가 엄격히 규제하거나 그 필요성에 고민하고 있다.
규제의 목적은 기기 자체 및 기기 상호간에 대한 장애와 오동작을 방지하고 방송신호 등 유무선 통신망의 보호, EMC 사고에 의한 인명, 재산상의 보호, 수입규제수단 등의 활용을 들 수 있다. EMI는 다른 기기에 장해를 끼치는 것을 말하며, EMS는 제품이 이러한 악영향을 막을 능력을 가지고 있느냐, 즉 어느 정도의 ‘맷집’을 가지고 있느냐로 말할 수 있다.
EMC 대책 기본기술
PCB 설계를 하고 나면 어디서 고장이 났는지 2~4번 검사작업을 해야 한다. 이러한 과정에 무엇을 고려하는가. 전자설계 과정이 제품이라고 볼 수 있고 디자인이 제품이라고 볼 수 있다. 전자쪽 설계에서는 공간을 넓혀달라고 하고 디자인에서는 공간을 생각지 않고 작업을 해 서로 간의 관계가 어렵다. 이러한 문제 해결을 위해 미리 3차원 모델을 만들어 툴에서 데이터로 어떻게 문제가 생긴 것인지 위치를 이동시키고 고정 시킨 후 PCB 설계를 해야 한다. 특히 10층 이상의 설계를 했을 때 설계나 디자인 쪽에서의 문제가 생기게 된다. 이러한 상황들을 모두 해결한 다음 EMI 등에 대한 방안을 생각해 봐야 한다.
어떻게 흡수할 것인가, 어떻게 방지할 것인가에 대해 내가 허용한 만큼 EMI가 들어오게 된다. 전자는 항상 협상해주는 대상이 아니기 때문이다. 그런 부분에서 저항 환경에 대해 방지가 되도록 하는 것이 기술의 목표가 되겠다.
부품으로써 쉴더링이나 필터링, 케이블 처리 등의 해결 방법이 있으나, 회로에 대한 신호, 동판에 대한 선택 등 모든 것이 아직도 사람들의 경험에 의해서 적용되고 있는 부분이다. 이런 쪽에서 기초적인 반영이 있어야 한다. 아날로그나 디지털에서 어떻게 격리를 시켜줄 것인가. 패턴들을 보면 0.3mm라고 하는 고정관념을 가지고 있다. 칩 내부를 보면 실제로 와이어본딩의 두께가 두껍지가 않다. PCB들 사이에 두께, 전류를 흘려 줄때 적당한 두께들만 어떻게 선택하느냐가 중요한 사실이다. 케이블이 값이 5V라고 하면 실제 5V가 아니기 때문에 어떻게 치료할 것이냐 그런 부분을 좀 더 구체적으로 연결 시켜주기 위한 방법 등을 고려해야 한다. 이런 부분은 사람의 노하우가 필요한 부분이다.
디-커플링으로 충방전 전원을 보충
PCB의 EMC 대책에서 가장 중요한 것은 단연코 접지부분이다. 접지회로의 임피던스를 가능한 적게 하며, 접지회로에 전류가 흐르지 않게 하고, 그라운드 루프를 형성하지 않도록 하는 것이 기본적인 방법이다. 그러나 일반적인 경우 회로의 직류 전류는 한쪽이 그라운드 되어있지 않기 때문에 동작 전류가 접지회로에 흐르게 되므로 간단하지는 않다. 접지형태를 보면 일점접지(직렬, 병렬), 다점접지가 있는데 주파수에 관계가 있다. 1MHz 이상의 주파수에서는 일점 접지는 일반적으로 사용되지 않는다. 물론 예외도 있을 수 있다.
74LS04를 보면 전하량을 구하는 공식에 의해 굉장히 소량의 소비전력을 사용하고 있다는 것을 알 수 있다. 만약 PCB 기판에 IC(74LS04와 같은)가 약 100개 가량 있다고 하면 대략 75A 이상이 적용될 것이고 PCB 패턴의 저항성분이 약 0.4Ω라고 가정할 때 3V 정도의 전압이 들어갈 것으로 예측된다. 가설이지만 이 정도면 IC가 동작이 안될 것이다. 이 상황을 해결하기 위해 중간 사이에 디-커플링 콘덴서를 달아줄 수가 있다. 디-커플링 콘덴서를 전압 강하가 일어나는 IC 옆에 달아 순간적인 충방전으로 전원을 보충해 준다. 흔히 바이패스 콘덴서로 불리는데 고주파 RF 제거 효과가 있다. 실제 제작에서 IC마다 디-커플링 콘덴서를 모두 장착하면 좋겠지만 비용이 많이 들고 각 IC마다 다른 용량을 달아주기가 까다롭기 때문에 0.01~0.1uF의 세라믹 또는 적층 세라믹 콘덴서를 많이 사용한다. 주의할 것은 QFP의 경우, 핀이 100개 이상인 경우가 많아 내부의 전원이 많이 필요하므로 PCB 설계시 배치에 유의하여야 한다.
필요한 분야에 대책을 세워야
EMC 대책을 세우는 것도 문제지만 제품을 만들었을 때 제품이 롱런하거나 높은 값을 받게끔 잘 만드는, 즉 ‘문제가 없다’라고 들을 수 있는 가장 큰 조건은 배선 두께와 배선사이에서의 간격이 어떠한지 등의 배치이다. 패드를 보면 리드가 나오는데 리드의 앞쪽과 뒤쪽으로 솔더링을 하게 되어있다. 그런데 좌우로 솔더링 할 것이라고 착각을 한다. 그래서 사이 간격을 좌우를 가능하게 하다 보면 간격이 가까워져 버린다. 보통 리드와 리드는 평균 어느 정도 띄게 되는데 안에서는 와이어본딩이 되어있기 때문에 두께 등의 간격을 맞추지 않는 실수를 할 수 있다.
배선을 단순한 전송선로로만 봐서는 안되는 이유는 배선이 가진 전기적, 자기적인 역할이 미치는 영향이 다르기 때문이다. 클록 속도가 빠를수록 더욱 더 중요해진다. 특성이 좋은 패턴은 각 배선간 간격을 등 간격으로 만들고, 모서리 부분의 처리는 직각이나 직선처리보다는 호형으로 한다. 되도록 짧게 배선하고 버스 패턴 여러 개를 동시에 배선하지 않는다.
배선의 길이는 단순 연결에서 디지털 신호의 정확한 통합처리의 한 부분으로 바뀌었고, 배선의 길이가 맞지 않을 경우, 딜레이 타임에 문제가 발생하고 동작이상으로 이어지기 때문에 배선 길이와 고속 신호의 처리는 신중히 고려되어야 한다. 배선 기법 역시 고속 신호처리를 위해서는 예전의 방식을 고수해서는 안되며 같은 신호선이라도 되도록이면 묶지 않고 출력단과 입력단의 구분이 필요하며 배선 길이를 조건에 따라 조절하여야 한다.
동판의 경우 전기의 특성상 전하는 동판의 모서리 부분으로 집중되는 현상을 보이며 전원 또는 그라운드의 역할을 주로 수행하므로 순간적인 전위차를 보이는 경우가 많다. 정전기를 방지하기 위해서 모서리를 라운드 처리하고 간섭을 덜 받는 모델로 개선 처리해야 한다.
20H 규칙이라고 해서 다층기판 설계에서 주의사항으로서 여러 가지 EMI 현상을 줄일 수 있는 여건을 조성하는 과정에서 고려할 사항이 있는데 20H 규칙을 사용하면 PCB의 고유 자기 공진주파수가 상승하게 되며, 보통의 경우 약 120MIL(3mm) 정도 들여서 그리면 된다. 고주파 대역 부분에서 폭 넓게 사용되어야 한다.
정전기 방지 대책을 위해서는 모서리를 라운드 처리를 하고 간섭을 덜 받는 모델로 개선 처리해야 한다. 다른 주변 국가들의 디자인에 대해서 관심을 두고 바라보고 있으며 가능하면 디자인에서 컨덕션 변화 등 대부분을 제거하려 하고 있다. 작지만 가치를 두고 있기 때문에 이러한 디자인을 할 것을 권하며 , 특히 필요한 분야에 대해서 대책을 세워야한다.
3차원 패키징
3D 패키징으로 칩 스태킹 기술 더 확대될 터
홍상진 교수 / 명지대학교
반도체 메모리 D램을 보면 무어의 법칙이라 해서 반도체는 매 18개월 만에 용량이 2배가 된다고 한다. ‘앞으로 그렇게 될 것’이라고 말한 것을 반도체 개발자들이 따라야 된다고 믿고 계속 발전해 왔다.
점점 몇십 나노까지, 최근 32나노까지 발표되고 게이트 사이즈가 45나노까지 굉장히 작게 왔는데, 그 다음은 무엇이냐 했을 때 22나노 정도를 생각하고 있다. 또는 한발 더 나아가 15나노급 까지 생각하고 있는데 과연 이루어질 것인가 그래서 과연 그 기술로 가긴 가야 하는데 그 기술이 실현되어 제품을 사용할 때까지 새로운 기술이 나오길 기다려야 하는가 라는 제안이 나왔고 그 중간에 3차원 패키징이라는 개념이 나오게 됐다.
더 작게 만들 수 있는 사람은 더 만들고 그렇지 않으면 ‘위로 쌓자’라는 개념이 나와 2메가 메모리를 만들기 어려우면 1메가 2개를 쌓아서 2메가를 만드는 적층형 패키지가 계속 나오기 시작했다. 이어 IC 레벨에서 여러 가지 작게 만들어 나가는 기술이 계속 개발되고 있다. 그러나 그것만이 옳다는 것이 아니고 IC 위에 다른 기능을 할 수 있는 SoP, SiP나 다른 기능들을 하자는 기술들이 발전되고 패키징 차원에서는 어떻게 효과적으로 어셈블리 해서 좋은 기능을 낼 수 있는가하는 기술이 같이 발전되어 어떻게 하면 공정을 쉽게 할 수 있을까, 또는 다이 안에 더 효과적으로 더 다른 기능을 추가할 수 있을까라는 모든 것들이 함께 발전하고 있다. 어셈블리 과정에서는 이런 것들을 어떻게 다 한꺼번에 붙일 수 있을까라는 고민을 하고 있다.
칩 스태킹 기술 늘어나
보드에 다이오드를 부착하는 것들이 기능적으로도 많은 기능을 하고 있지 않고, 기술 측면에서 보면 아직은 칩의 개수들도 낮은 칩들이어서 앞으로 계속 발전이 되고 있다. 다른 기능을 하는 2가지의 칩들을 와이어 본딩해 하나의 어떤 기능을 하는 블록을 만들고, 그것들이 SiP 형태로 발전하고 있다. 또는 3D 스태킹이라고 해서 칩을 쌓고 아래위를 연결하는 와이어 본딩을 사용하는 메모리를 만들고 있고, 3D IC라는 것을 상용해서 베어 칩 자체를 위아래로 쌓고 있는 기술들이 현재 활발하게 개발되고 있다.
앞으로 현재 연구개발 단계이고 현실적으로 어렵지만 실리콘 비아를 이용해서 메모리와 로직을 함께 묶어서 만드는 제품이 나올 예정이다. 궁극적으로는 3D SiP를 가지고 어떤 형태로든 인터커넥션이 개발될 것이다.
지금 우리나라는 반도체 강국이라고 하는데 D램도 있지만 플래시 메모리 시장을 보면 대략 60% 이상 마켓을 가지고 있다. 앞으로 메모리 용량을 늘리기 위해 칩 스태킹 기술이 계속 적용되지 않을까 생각한다. 아쉬운 점은 국내에도 칩 스태킹이 많이 시도되고 있지만 이렇게 큰 플래시 시장을 가지고 있으면서 아직 칩 스태킹에 대해서 인식이 부족한 실정이다. 미국, 독일과 유럽 같은 경우 이런 연구를 시작해서 많은 특허를 갖고 있는데 그 점이 안타깝다.
3D 패키징은 여러 가지 형태로 발전될 것이다. 우리가 일상적으로 사용하는 모든 것에 사용될 것이며 특히 포터블 디바이스, 메모리 용량을 확보하고자 하는 제품에 직접적인 영향을 미칠 것이다.
실리콘 비아에는 와이어 본딩 등 여러 가지가 있는데 그런 패키징 형태들이 다이 투 다이로 다이가 올라가고, 다이 아래위의 비아를 뚫어서 Cu나 Ag 등 메탈들을 가지고 직접 와이어를 연결한다는 것이다. 개념이지만 옆으로 비아를 내서 하는 경우, 중간에 IO를 통해서 가는 경우 등 여러 가지 방법들이 제안되고 있다. 아직은 정확하게 어떤 것이 스탠더드라고 정해져 있진 않지만 대표적인 시나리오가 있다. 해외의 여러 대학들이 비아를 뚫어 비아를 채우고 웨이퍼를 갈아서 본딩하는 시나리오를 개발하고 있다. 업체들도 그 외의 여러 가지 형태로 개발하고 있다.
아직까지는 실리콘 비아를 에칭하는 것이 제시되어 있고 우리나라가 가지고 있는 좋은 공정기술을 가지고 제기된 좋은 이슈들을 접목한다면 더 좋은 제품을 개발할 수 있지 않을까 생각한다.
메모리와 함께 발전
앞으로 이런 방법 말고 제안되는 아이디어가 있는데 다이의 옆을 연결하자는 것이 미국에서 나왔다. 또 비아를 파고 전부 메탈을 채우기 어려워 메탈을 밖에만 채우고 안에는 폴리머를 채워서 인터커넥션을 만들자라는 방법이 있고 임프린팅이라 해서 복잡하게 구멍을 파지 말고 금동을 눌러서 바늘을 확보, 금속에 접합 할 수 있도록 만들자는 아이디어도 있다. 또 비아는 아니지만 쿠퍼필라(Copper Pilar)를 가지고 마이크로 범프를 제작하자는 특허가 국내업체에서 출원이 되고 있는 상태이다. 좋은 아이디어라고 생각하는 것이 두 개의 칩을 묶어서 하나로 만들어내는 것인데 메모리 칩 스태킹의 근본적인 아이디어가 아닐까 생각한다.
앞으로의 전망은 3D 패키징이 지금보다 더 많이 사용하게 될 것인데 메모리와 함께 가지 않을까라고 생각한다. 여러 가지 애플리케이션에 사용되며 플립 칩은 아직까지 많이 사용되고 있지만 앞으로 3D 패키징 기술이 더욱 개발되면 플립 칩보다 칩 스태킹이 더 사용되지 않을까 예상한다.
웨이퍼를 아주 얇게 만들어서 쉽게 구멍을 파는 기술들을 아직도 극복하지 못하고 있는데, 물론 패키징에 적용되고 있지 않다. 또 SiP와 여러 가지 3D 패키징 등이 한번에 공정에 들어가야 하고 그에 맞는 장비가 필요하다. 그리고 칩과 칩이 닿아서 생기는 가장 중요한 이슈인 열 발생을 어떻게 잘 제거할 수 있는지도 중요하다.
앞으로 더 이상 메모리가 작아질 수 없다면 또는 더 작아졌지만 한발짝 더 나간다면 고층건물을 올리듯이 칩이 스태킹 되는 것이 맞으며 문제가 있다면 엔지니어나 연구자들이 문제를 풀어가야 한다.
수동부품 내장을 위한 현재 기술 이슈
기판공정, 디자인, 재료, 가격 등 종합적 고려해야
발표: 김태의 책임연구원 / 삼성전기
임베디드 패시브(Embedded Passive)란 SMT 되어 있는 수동소자를 기판 안에 내장하는 기술이다. 이 기술에 대한 장점으로 다양한 기능들이 적용될 수 있고 크기가 작아지며, 비용이 절약되고 신뢰성이 좋다는 점이다. 그렇지만 임베디드 패시브 기술이 상품화 되지 못하고 있는 이유는 기존 제품에 내장하지 못해 제품화 하지 못하기 때문이다. 이 문제를 해결해 일부 애플리케이션에 적용한 사례는 있지만, 아직까지는 가장 큰 모바일 시장에 적용한 사례는 없으며 솔루션도 없다.
모바일 폰 메인보드에 들어가는 RF보드 애플리케이션의 제품 크기는 한계에 도달했다. 이렇게 기능이 점점 많아짐에 따라 ‘그 기능을 기존 사이즈에서 모두 집적할 수 있을까’ 하는 문제가 생긴다. 그래서 ‘임베디드 기술이 하나의 해결책이 아닐까’ 라는 얘기가 나오는 이유가 여기에 있다. 서버의 경우, 대표적으로 애플리케이션이 임베디드 커패시터가 디커플링용으로 적용되었는데 이러한 기술은 일반적으로 상용화된 기술이다. 이와 마찬가지로 ‘임베디드 패시브 기술은 모든 모바일 애플리케이션에 적용할 수 있다’라는 것이 일반적이다. 임베디드 커패시터 같은 경우는 필름타입으로 구현하는 게 일반적이며, 인덕터의 경우는 SiP 패턴만 그려내서 인덕터를 형성한다. 이를 2002년에 카이스트와 테스트 링크를 만들어 네트워크 보드에 적용했는데 전기적인 특성이 좋으며 인덕턴스가 낮고, 고주파에서도 임피던스가 적게 나왔다. 특히 적용 기술이 발달하여 재료 공급자가 많다는 것이 장점이다.
모토로라 임베디드 패시브 기술 유행시켜
지난 2003년도에 임베디드 패시브 기술을 적용한 제품이 나왔다. 이 기술을 유행 시킨 것은 모토로라이다. 모토로라가 2003년에 양산해 학계에서 많이 발표했고 특허도 많이 획득했다. 커패시터를 컴퍼니타입으로 제조 개발해서 실제 VCO 모듈에 적용했다. 2004년에 모토로라에서 모델에 커패시터를 내장한 기판이 있다. 레지스터는 적용되지 않고 커패시터만 적용되었는데 레지스터 기술이 낮아서 그런 것이 아니라, PCB 공급처에서 PCB 레지스터를 양산하지 않아 커패시터를 적용했다고 한다. 양산하고 제품을 판매하는데 특별한 기술적인 문제가 없었던 것으로 안다.
현재는 진행사항이 특별히 없는 것이 내부적으로 임베디드 패시브에 대한 장점을 많이 못 느끼고 있는 것 같다. 비용 문제 때문에 블루투스 모델에 박막을 적용 한다. 모토로라는 2007년에 블루투스를 적용하고 2008년에 양산한다고 발표했지만 특별한 진행사항은 없는 상태이다. 왜냐하면 블루투스는 대중화되었기 때문에 가격을 낮출 수 있어 임베디드 커패시터 모델은 이용이 높아 적용할 필요성을 못 느끼기 때문이다.
고객과 일하다 보면 디커플링 커패시터에 대한 요구가 많다. 디커플링 커패시터는 핸드폰 메인보드를 포함한 보드들에 많이 적용되는데 크기가 많이 작아질 것으로 예상된다. 일반적으로 대표적 재료를 개발하는 기업에게 요청하는 사항은 SMT되는 것과 같은 스펙으로 개발하라는 것이다. 기판관련 종사자들은 알겠지만 모듈 기판에는 더 이상 자리가 없다. 이에 일반적으로 접근하는 기술이 박형 필름 타입이다. 이 경우는 박막으로 하기 때문에 기판 자체가 크다. 그것을 해결하는 방법은 아직까지 없는 상황이다. 한번에 해결하고 싶지만 장비를 포함한 여러 가지 면에서 가격이 올라간다.
개인적으로 희망하는 것은 박막 타입보다 후막(Thick film)이 좋지 않을까 한다. 재료개발자들은 이런 솔루션을 찾아서 디커플링 커패시터가 임베디드될 수 있는 솔루션을 찾는 것이 중요하다.
매칭 커패시터는 일부업체들이 박막으로 구현하려고 시도하는데, 박막으로 구현하려는 이유는 두께를 낮춰 용량 값을 크게 하기 위한 것인데 이것은 용량 값을 크게 할 필요가 없다. 하지만 고주파 애플리케이션을 쓰다 보니까 재료특성이 일정해야 한다.
아직 미성숙이지만 기회는 많아
임베디드 기술의 경우는 기판공정 기술만 있어야 하는 것이 아니고, 디자인, 재료, 가격 등 모든 것이 다 필요하다. 그중에서 내가 가장 중요하게 생각하는 것은 디자인이다. 디자인이 중요한 이유는 필요한 스펙이 무엇인지 찾을 수 있기 때문이다. 디자인하고 현재 가능한 재료의 스펙은 얼마인지 이것을 가지고 업체에서는 똑같은 형태의 공정이 가능한지 판단을 해야한다.
가장 중요한 것은 새로운 재료를 개발하는 것이다. 재료업체에 일방적으로 개발하라는 것이 아니라 필요한 스펙을 줘서 개발하게 하는 것이 중요하다. 어떻게 공정개발을 싸게 할 수 있느냐 하는 것, 이것이 중요한 이슈이다. 그래서 디자인이 굉장히 중요한 것이다. 임베디드 개발의 경우, 이야기가 나온 지 10년 이상이 됐지만 성숙된 기술이 아니다. 그렇지만 반대로 생각하면 아직 기회가 많다는 얘기도 된다. 기존의 FCC의 경우, 단점을 찾는 것보다도 유기 기판의 장점을 찾아서 개발하는 것이 더 쉽다. 이런 식으로 접근하면 빨리 상품화되지 않을까 생각하고 복합적인 재료, 디자인, 모듈로 하게 되면 FCC 업체가 기존의 기판업체와의 긴밀한 협력이 필요한 것이라 생각한다.
서브스트레이트에서의 후막 내장 커패시터 연구
디커플링 커패시터가 EMI, 노이즈 해결 역할
발표: 이웅선 박사 / 하이닉스
제품의 최소형, 저가격, 기능 다양화는 패키지 하는 입장에서 어려움을 주는 요인이다. 이 외에 최근 고민하고 있는 것은 증폭기이다. A 클래스 증폭기는 발열이 굉장히 심해서 내부온도가 85℃까지 올라간다. 전해 콘덴서가 4개 정도가 있는데 부풀어 오를 수가 있다. 최근에는 바꿔야겠다는 생각이 들어 바꾸고 있다. 실제 회로를 보면 액티브로 작용하는 디바이스는 트랜지스터 4개가 있다. 나머지는 저항이나 콘덴서이다. 우리가 주목해야할 부분은 콘덴서 부분이다. 부품을 바꾸기 전에 전원선만 바꿔도 소리가 달라진다고 생각한다. 실제로 전원선을 교체하면 소리가 좋아지는 경우도 있다. 전기는 똑같은 상태에서 전원선만 바꿔도 음질이 좋아진다고 본다. 전기를 오래 다뤄 온 사람들은 다른 생각을 한다. 콘덴서를 바꾸려고 한다. 용량이 10,000짜리인데 이것을 통해 온도와 용량을 높여보겠다고 생각하는 것이다. 오디오이기 때문에 나중에 나오는 아날로그 출력을 통해 스피커의 진동을 듣고 있다. 이것을 바꾼다고 음이 달라질까 의심하는데 전원이 안정이 되면 출력단도 안정이 된다.
EMI 측정 장비 개발
커패시터의 용량을 높이고 싶으면 두께를 줄이면 되고, 면적을 넓히면 된다. 문제는 커패시터를 적용할 수 있는 면적이 크지 않다는 사실이며 DRAM 쪽에서는 현재 컴퓨터가 최신의 기종을 사용하지 않고 DDR 2 DRAM를 사용하기 때문에 트림어코드 빔이라 부르는 워크스테이션에 들어가는 곳에 실제로 히트싱크를 붙인다. 열이 워낙 많아서 2기가 바이트를 구현한 메모리이다. 이는 스위칭이 그만큼 많다는 얘기이며 열이 많아서 히트싱크를 붙이는 것이다. 워크스테이션에 들어가는 것에만 방열판이 들어간다고 생각했는데 최근 상용컴퓨터에서도 히트싱크를 붙이기 시작했다. 스위치의 속도가 굉장히 빨라지면서 열이 발생하는 것이다. 열이 발생할 정도로 DRAM의 속도가 올라갔다. 주목할 점은 파워브라이드 노이즈이다. 그 이유는 스위칭 속도가 올라가다 보니까 파워와 그라운드의 플레인에서 여러 문제가 발생하고 있다.
디커플링 커패시터를 붙이지 않았을 경우, 노이즈가 많이 발생하며 커패시터를 붙이면 노이즈가 곧바로 줄어드는 것을 볼 수 있다. 디커플링 커패시터 역할이 노이즈의 바이패스 역할도 하지만, 가장 중요한 게 EMI 문제와 디렉토리 문제도 다루고 있다는 점이다. EMI도 국제표준 이상 발산하면 된다. 문제는 EMI를 측정할 수 있는 표준 장비가 없다는 것이다. 미국에 제품을 보내 측정했지만 최근에는 국내 연구소에서 EMI를 측정할 수 있는 장비를 개발했다.
EMI만 문제가 있는 것이 아니라 실질적으로 파워그라운드 노이즈가 커지게 되면 신호 인테그리티드 문제도 발생하게 된다. 클록 주파수를 계속 발생 시키고 DDR 1,2,3까지 가면서 클록 주파수에 데이터를 넣었다 뺐다 하는데 전원에서 노이즈가 발생하면 타이밍이 눌린다. 눌렸다는 의미는 다음에 눌린 부분은 쓸모가 없다는 것을 말한다. 이것을 노이즈라고 한다.
LSI가 메모리 용량은 워낙 고용량을 요구하고 메인 CPU 스피드도 올라가서 DRAM이 스피드를 따라가지 못한다. DDR 3의 스피드는 1.3기가까지 올라간다. 그래픽 분야에서 DRAM은 하이스피드를 요구받기 때문에 1.6기가 속도가 올라가 있는 상태이다. 고속 스위칭하면서 할 수 있는 일이 임피던스를 낮추는 것이다. 디커플링 커패시터는 바이패스 커패시터라고 부르기도 하는데 자체가 필터 역할을 한다. 실제 디커플링 커패시터를 통해 발생하는 노이즈를 줄여보고자 하는 것이 우리의 계획이다.
인덕턴스를 줄이기 위해서 커패시터를 스위칭 액티브 디바이스에 가까이 붙인다. 액티브 디바이스의 커패시터 용량은 스위칭 디바이스의 주파수를 따르며, 연구소에서 커패시터 숫자와 값은 미리 정할 수가 없다. 설계를 통해 어느 정도 정해지기 때문에 될 수 있으면 액티브 디바이스에 커패시터를 붙여서 극대화한다.
박막의 장단점으로는 균일하게 만들 수 있고 재료 자체를 쉽게 제조할 수 있기 때문에 안정적인 면이 있다. 어떤 필름을 제조하면 전극을 만들어줘야 하기 때문에 보드에 커버를 다시 한 번 깔아줘야 한다.
2008/09/30 1903번 읽음
|
ENEPIG PLATING
SMT/PCB 기술동향
![BUILD_UP_교육자료[1].ppt (1.67MB)](./system/image/type/default/unknown.gif)
